Сложности масштабирования 3D NAND при переходе на 128-слойный дизайн и более
Недавнее появление нового игрока среди производителей 3D NAND, китайской компании Yangtze Memory Technologies Co. (YMTC), вкупе с технологическими сложностями, приводит к тому, что рынок флэш памяти становится уже переполненным. Это вполне может спровоцировать серьезные противоборства и соперничество среди производителей 3D NAND, и справедливо даже говорить о войне на фоне снижения цен на чипы и необходимости решения возникающих проблем производства перспективных поколений флэш-памяти, дабы получить конкурентное преимущество над соперниками. О том, какие политические, рыночные, технологические и прочие сложности масштабирования 3D NAND существуют, что придется преодолеть для выпуска новых поколений чипов, сегодняшний материал.
Рыночная ситуация
Как было уже сказано выше, новый производитель флэш-памяти, YMTC (надо подчеркнуть, речь не о том, что «все равно все делается в Китае», а о национальном производителе полупроводников), выпустив свою первую 3D NAND, вторгся в и без того неспокойный и тесный круг фирм, которые обеспечивают потребности в энергонезависимой памяти для смартфонов, устройств хранения и т. п., коими являются Intel, Micron, Samsung, SK Hynix и Toshiba.
А теперь еще и YMTC. Хотя предложенная китайцами технология еще на поколение-два отстает от конкурентов, смотреть на их продукцию свысока или не принимать в расчет – глупо. Достаточно обратить внимание на многомиллиардные суммы, которые направляются китайским правительством и специализированными фондами на развитие собственного полупроводникового производства и ликвидацию отставания от лидеров рынка флэш-памяти.
Если еще в прошлом году чипов 3D NAND не хватало, в том числе и по причине технологических проблем перехода на новый дизайн флэш-памяти, то сейчас ситуация совсем другая. Как говорит Jim Handy, аналитик Objective Analysis, «ожидается, что рынок NAND памяти рухнет к концу года. Уже сейчас видна тенденция снижения цен на чипы, и это продолжается весь год».
Это обусловливается, в частности, некоторым снижением спроса и намечающимся перепроизводством энергонезависимой памяти. «Мы сейчас вплотную подошли к избыточности предложения чипов», заявляет Jim Handy.
По мнению исследовательской и консалтинговой компании Gartner, в 2018-м году средняя продажная цена (average selling prices - ASP) на NAND память снизится на 24%, а в 2019-м – на 23%. При этом доходность в 2018-м составит 58.7 млрд долларов США, что на 5 млрд. больше, чем в прошлом. Тем не менее, в долгосрочной перспективе прогнозы вполне оптимистичные.
При этом все производители внимательно следят за рыночной ситуацией. Хотя некоторые из них столкнулись со снижением количества заказов, в целом потребность в чипах растет. В частности ожидается, что доход производителей кремниевых подложек возрастет с 51 млрд долларов в 2017-м году до, примерно, 56-58 млрд долларов в этом. Об этом сообщил директор компании Tokyo Electron Ltd (TEL) Toshiki Kawai.
Технологическая сторона
Это все рыночно-политические аспекты, связанные с опти(песси)мистичными прогнозами, реальной рыночной ситуацией, изменениями баланса спроса и предложения и прочими факторами. Но есть и другая сторона – технологическая.
В последний год-два тут происходят заметные перемены. По своей структуре энергонезависимая память – это ячейка, представляющая собой транзистор с плавающим затвором, где и хранится информация. Как сами ячейки памяти, так и управляющая электроника, шины питания и т. п. располагаются на одном кристалле в одном слое.
В течение определенного времени удавалось постоянно увеличивать емкость кристаллов за счет хранения нескольких битов информации в одной ячейке (сейчас уже появляются модели SSD с памятью QLC, имеющей 4-битовые ячейки) и перехода на более тонкие техпроцессы. Так, быстро добежав со 120-нонаметровой технологии до 1х-нанометровой, попутно увеличив плотность почти в 100 раз, оказалось, что 14/15-нм технология – это предел для планарной памяти.
Ладно, раз нет возможности расти вширь, это можно продолжить делать ввысь. Таким образом, производители перешли на 3D NAND, по сути, сложив ячейки памяти в стопочку. Помимо экономии площади кристалла и сопутствующего увеличения плотности, появилась возможность «откатиться» на более толстые техпроцессы, улучшив надежность и долговечность ячеек.
Сейчас наиболее используемыми являются 64-слойные чипы памяти, а «на подходе» 96-слойные. В следующем году ожидается появление 128-слойной 3D NAND. Ведутся разработки кристаллов с 256 и 512 уровнями расположения ячеек памяти. Как говорят аналитики, это своего рода гонка, у кого слоев будет больше.
При этом вполне допустимы отклонения от «генеральной линии», о чем и заявляют некоторые производители. Так, в YMTC планируют вывести на рынок собственные 64-слойные чипы к середине следующего года, но пропустить 96-слойный дизайн и дальше предложить сразу 128-слойный чип. Это запланировано на 2020-21 год.
Представители YMTC говорят: «Легко заметить, как быстро мы движемся вперед. После перехода на 64-слойные чипы мы возьмем паузу на 12-18 месяцев, и, пропустив 96-слойный дизайн, предложим сразу 128-слойную NAND. Это позволит нам практически догнать конкурентов».
Естественно, что остальные производители не собираются оставаться на месте и постараются к этому времени уйти вперед, с целью сохранить конкурентное преимущество. Хотя и здесь каждый идет своим путем и самостоятельно решает проблемы с выпуском чипов с большим количеством слоев.
Простое увеличение количества слоев дает соответствующее увеличение емкости чипа. Так, 64-слойная память Toshiba с трехбитовыми ячейками дает итоговую емкость кристалла в 512 Гб, что на 65% больше, чем у 48-слойного. Последняя на данный момент, 96-слойная память этого производителя, в которой применяются 4-битовые ячейки, дает емкость уже 1.33 Тб притом, что размер кристалла стал на 40% меньше.
Справедливости ради надо сказать, что увеличение количества слоев – отнюдь не простая задача. Масштабирование дается все сложнее, т. к. приходится решать множество технологических проблем. Так, при переходе на дизайн чипов с 96 слоями и выше, возникает необходимость в комбинировании новых и старых технологий. Например, опять нашедшая применение появившаяся еще 80-х годах прошлого столетия методика криогенного травления кремния (cryogenic etching) соседствует с новейшими технологиями склеивания и т. п.
Вот движение дальше, за 128 слоев, будет сложным. Некоторые производители предполагают выпуск «промежуточного» решения на пути к 256-слойному дизайну. Есть информация, что Samsung после начала производства 128-слойной 3D NAND допускает выпуск «промежуточного» решения со 180-190 слоями.
Сложности масштабирования 3D NAND выше 128 слоев
Для увеличения количества уровней, на которых располагаются ячейки памяти, разработчикам придется выбрать один из двух путей – одноуровневый (single deck) либо многоуровневый (string stacking). Оба метода имеют свой набор достоинств/недостатков.
«Первый способ позволяет масштабировать память за счет добавления все новых и новых слоев. 96-слойная NAND уже реальность, и есть возможности довести технологию до производства 256-слойных чипов», говорит Rick Gottscho, ведущий разработчик Lam Research. «Дальнейшее увеличение уровней возможно за счет установки таких чипов друг на друга».
Samsung в настоящее время делает ставку именно на single deck способ. В последних версиях своей памяти, которая имеет 92 слоя, все слои выполнены на одной подложке.
Другие производители предпочитают иной подход - string stacking. Некоторые разработчики получили 64-слойные чипы за счет использования двух 32-слойных, установив их друг на друга. Для 96-слойного используются два кристалла по 48 уровней.
Каждый из этих методов не лишен технологических сложностей, что также влияет на конечную цену. Так, при использовании многоуровневого способа создания чипов, для получения нужного количества слоев, приходится производить два чипа, т. е. количество выполняемых технологических операций удваивается.
Одноуровневый метод может показаться более простым, т. к., в теории, требует меньшего количества операций и, соответственно, память должна стоить меньше, но процесс изготовления такого количества слоев сам по себе более сложен и считается, что технологический предел может быть очень скоро достигнут.
Оба метода используют схожие этапы производства. Если при изготовлении планарной NAND важную роль играла литография, то для 3D памяти более актуальны процессы осаждения и травления.
Процесс производства кристалла памяти начинается с формирования слоев, для чего используется технология химического осаждения из паровой фазы (CVD), при помощи которой производится осаждение и укладка чередующихся тонких пленок на подложку. Укладывается первый слой, на него второй и так далее до нужного количества.
Каждый производитель использует разные материалы. Например, Samsung укладывает чередующиеся слои нитрида кремния и диоксида кремния на подложке.
Таким образом можно сформировать сотни слоев. Проблема состоит в том, что необходимо точно выдерживать толщину укладываемых слоев, и формировать их с большой точностью. Сложность представляет процедура контроля равномерности укладки слоев. Небольшой дефект в одном из них приводит к существенным деформациям располагающихся выше. Это особенно проявляется при одноуровневом (single deck) методе, когда количество слоев составляет 96 и более.
Многоуровневый (string stacking) метод существенно снижает остроту этой проблемы, т. к. необходимо сформировать чип с меньшим количеством слоев, например, с 48, затем сформировать второй такой же, после чего они соединятся в одну 96-слойную микросхему. Эта технология (формирование 48 слоев) уже вполне отработана и позволяет достигать высоких результатов.
Но есть проблема. Уровень деформаций должен быть очень мал, т. к. последующее объединение двух чипов с такими дефектами слоев будет затруднено. Тем не менее, контролировать чипы с меньшим количеством слоев несколько проще. И все бы хорошо, но тут появляется следующая сложность.
Проблемы травления
После формирования нужного количества слоев на чип накладывается маска и определяются места для будущих отверстий. Теперь наступает очередь операции травления отверстий с большим соотношением длины к диаметру (high-aspect ratio - HAR).
На этом этапе формируются отверстия (каналы) через все уровни, начиная с самого верхнего и до подложки. С их помощью потом производится межслойное соединение ячеек. Количество таких каналов может доходить до 2.5 млн на один чип. При этом все отверстия должны быть параллельными и одинакового диаметра по всей длине.
В настоящее время используется технология реактивного ионного травления (reactive ion etch - RIE). Если описывать процесс создания каналов двумя словами, то они создаются за счет бомбардировки поверхности чипа ионами. Проблема в том, что этот процесс сложный и затратный по времени. Причем, с повышением пропорций отверстий (увеличения значения отношения длины к диаметру) увеличивается продолжительность времени на эту операцию.
Мало того, по мере углубления в слои, количество ионов, используемых для создания канала, может уменьшаться. Это, в лучшем случае, увеличивает время производства, а в худшем приводит к дефектам отверстий (изменение диаметра по мере увеличения длины, искривление или отсутствие отверстий в нижних слоях).
Для 64-слойных чипов соотношение отверстий составляет 60:1, а для 32/48 слойных – 40:1. Современное оборудование для травления вполне справляется с задачей формирования каналов с такими характеристиками.
Основываясь на такой предпосылке, можно предположить, что переход с 96 на 128 слоев не станет большой проблемой. В теории, использование двух 64-слойных чипов действительно позволит решить поставленную задачу.
Травление при одноуровневом (single deck) методе сложнее, особенно когда речь заходит о значениях соотношения 70:1 и выше. При изготовлении 96-слойной NAND каналы должны быть сформированы в течение одной технологической операции. Однако, такая глубина повышает риск изменения геометрии отверстий и появления иных дефектов. В данном случае уже требуются иные способы создания отверстий, например, криогенный метод.
Традиционные методы травления проводятся при комнатной температуре. В случае использования криогенного способа, данная работа выполняется при низких температурах. Заморозка позволяет минимизировать перемещения атомов в кристаллической решетке и их влияние на выполнение операции травления.
Тем не менее, такой способ создания каналов сложен и недешев. Он был описан еще в 80-е годы, но применение его на тот момент было невозможным. Сейчас же, несмотря на сложность, достигнуты большие успехи в освоении этой технологии. Хотя она и дорога, но возможность быстро получать отверстия с заданными параметрами и с минимумом дефектов перевешивает недостатки.
Остальные операции
После этого выполняется собственно формирование ячеек, причем технология у каждого производителя может быть своя. В общих словах, например, отверстия могут покрываться слоем поликремния и заполняться диоксидом кремния. После этого, удаляются ненужные слои материала, наносится диэлектрик для затвора будущего транзистора, затем формируется сам затвор и т. д.
Обычно все эти шаги выполняются последовательно в течение одного технологического процесса. При этом управляющая логика находится внизу, на подложке, а ячейки памяти формируются уже сверху.
Иначе поступает YMTC. Там ячейки памяти и вся управляющая логика формируются на разных подложках во время независимых друг от друга технологических операций. После этого обе подложки склеиваются и производится их электрическая коммутация при помощи миллионов металлических проводников.
Такой способ сокращает время производства на 20% и позволяет получить более высокую плотность чипа. Однако китайскому производителю еще требуется время для развертывания массового производства своих микросхем памяти.
В то же время существующие производители продолжат активно конкурировать между собой, предлагая все новые чипы. Учитывая отсутствие недостатка в таких предложениях, можно надеяться, что стоимость запоминающих устройств будет неуклонно снижаться. Что, собственно, конечному покупателю только во благо.
