PCI-Express 4.0 интерфейс - когда и что от него ждать
В конце октября некоммерческая организация PCI-SIG опубликовала финальные спецификации (версия 1.0) интерфейса PCI-Express 4.0. Планируется обеспечить удвоение скорости передачи данных на одну линию с нынешних 8 ГТ/с до 16 ГТ/с, уменьшение задержек, увеличение масштабируемости и еще целый ряд улучшений. Итак, PCI-Express 4.0 что это, чего ждать от новой версии интерфейса и поговорим.
Необходимость в появлении PCIe 4.0
Подробные спецификации доступны членам консорциума PCI-SIG, и для простых смертных более интересны (и известны на данный момент) некоторые подробности новой версии PCI-Express. Со времени появления 3-й версии прошло 7 лет, хотя изначально планировалось придерживаться четырехлетнего интервала между обновлениями интерфейса.
Вплоть до PCIe 3.0 так и было, ибо 1-я версия появилась в 2002-м году, PCIe 2.0 – в 2007-с, а PCIe 3.0 в 2010-м. После чего последовало длительное ожидание, существенно превысившее планируемый четырехлетний интервал обновления версий.
Сделано это было не столько по причине сложности подготовки финальной спецификации PCIe 4.0, сколько его невостребованности. Скажем прямо, даже сейчас, на конец 2017-го года, пропускная способность PCIe 3.0 не является главным сдерживающим фактором развития подключаемых по этой шине компонентов. Более актуально ограничение по количеству доступных линий PCI-Express, учитывая массовый переход SSD накопителей на эту шину и использование 4 линии на каждый из них. Это надо учитывать при выборе материнской платы и чипсета.
Добавим сюда видеокарты, различные контроллеры, сетевой интерфейс со скоростью 10G и больше, что уже не является экзотикой, используемый в серверном оборудовании, и появляющийся на материнских платах для обычных ПК (например, ASRock Fatal1ty X399 Professional Gaming или ASUS X99-E-10G WS), и становится понятно, что проблема не в том, чтобы исчерпать возможности пропускной способности шины PCI-Express, а в наличии достаточного количества линий этого интерфейса.
Неторопливость в разработке спецификаций новой версии интерфейса объяснялась неготовностью рынка полностью использовать его ресурсы. Если рассматривать SSD накопители, то с шиной SATA они «справились» очень быстро, исчерпав все ее возможности, а вот при переходе на скоростную PCIe проблема недостаточности пропускной способности шины исчезла. При использовании нескольких линий на первый план вышла производительность контроллеров, чипов памяти и т. п. Даже для видеокарт в большинстве случаев возможности PCIe 3.0 избыточны.
И все же прогресс движется, подошло время ввода в строй нового поколения интерфейса PCI-Express. Да и четырехлетний период обновления надо бы тоже поддерживать. Потому подготовлена не только финальная спецификация 4-го поколения PCIe, но и в ближайшей перспективе будет готова спецификация на 5-е поколение, но об этом чуть позже.
Изменения по сравнению с PCIe 3.0
Какие изменения в PCIe 4.0 по сравнению с 3.0? Основное, и наиболее важное для нас, конечных пользователей - это возросшие скорости передачи данных на каждую линию. Если 3.0 обеспечивала 8ГТ/с, то 4.0 - 16 ГТ/с. Соответственно, 32 ГТ/с, которые доступны, например, SSD M.2 накопителям при использовании 4 линий PCIe, превращаются в 64 ГТ/с.
Аналогично и для слота x16, обычно используемого для видеокарт. Несмотря на наличие 16 линий PCIe, скорость в версии 3.0 составляет 32 ГТ/с. В новом поколении она также удваивается и будет составлять 64 ГТ/с. Ждем более быстрых видеопроцессоров, новой видеопамяти, которые справятся с таким потоком данных.
Что еще нового и интересного? Планируется уменьшение задержек, что частенько является объектом критики и поводом участникам консорциума PCI-SIG (в частности Intel, IBM, NVidia) заниматься разработкой своих собственных стандартов интерфейсов, например, Omni Path или NVLink.
Обещается лучшая масштабируемость, улучшенная поддержка виртуализации и интеграция, бОльшая энергоэффективность и ряд других улучшений. При этом обязательной функцией новой версии интерфейса станет lane margining. Об этом чуть подробнее.
Lane margining - что это, пытаемся разобраться
Этой технологии не было в предыдущих версия PCIe. Ее цель – борьба с искажениями сигнала при увеличении скорости передачи. Не секрет, что увеличение этой скорости приводит к возникновению ошибок, искажению сигнала и заставляет уменьшать длину соединений между источником и приемником сигнала.
Соединение PCIe устройств может выполняться тремя способами:
- Без использования коннекторов, соединение «chip-to-chip» на уровне платы.
- С помощью платы расширения, вставляемой в разъем, например, на материнской плате.
- С помощью объединительной платы (backplane), на которой может находиться n-ое количество разъемов.
Особенно при использовании объединительной платы возникает много рисков ухудшения сигнала. Это – перекрестные помехи, разрывы, отражения и проч. Даже влажность и температура окружающего воздуха могут влиять на скорость работы. С увеличением пропускной способности все эти отрицательные факторы только усиливаются.
Часто можно встретить такой рисунок, на котором показаны потери в линии длиной 24 дюйма на PCB FR-4 для версий PCIe 3.0 и 4.0. Как видно, с увеличением пропускной способности потери сильно возрастают.
Приводят и такой рисунок, из которого следует, что на прохождение сигнала могут иметь влияние даже различия в проектировании и производстве PCB и коннекторов. Из приведенного рисунка видно, что установленная в 5-й слот плата работает хуже, чем, например, та, которая установлена во 2-й слот. И чем выше становятся скорости, тем более усугубляется проблема.
Бороться с этими отрицательными факторами призвана обязательно присутствующая в PCIe 4.0 функция «lane margining», работающая на стороне приемника сигнала. Работает она при скорости передачи 16 ГТ/с, при этом никакого дополнительного внешнего оборудования не требуется. Эта функция работает в каждый линии PCIe. Для понимания принципа ее работы используется «глазковая диаграмма».
Судя по всему (возможно, я не прав и готов принять к сведению исправления), суть этой функции состоит в тестировании каждой линии PCIe, определении ее параметров, учете возникающих при передаче ошибок и подстройке работы в соответствии с полученными измерениями.
На рисунке представлен пример глазковой диаграммы для проверки работы линии между источником и приемником сигнала. В качестве отправной точки используется центр «глаза», и тестовый сигнал передается с некоторым шагом, смещаясь влево и вправо от начала координат для выяснения положений, при которых уровень ошибок становится недопустимым. Тем самым определяется временной интервал сигнала (горизонтальная ось).
Аналогично проверка может проводиться и по вертикальной оси для выяснения границ изменения амплитуды сигнала. Тем самым получается область, при нахождении параметров сигнала внутри которой обеспечивается оптимальная скорость и условия передачи данных.
«Lane margining» позволяет учитывать изменения условий работы, поддерживать максимальную скорость передачи, реагировать на увеличение количества возникающих ошибок и корректировать параметры сигнала.
Теперь становится более понятным 2-й рисунок, на котором видно, что на диаграммах раскрытие «глаза» для второго устройства большое, а, значит, и возможностей для быстрой передачи данных много. В то же время «глаз» для 5-го устройства почти закрыт и уровень ошибок будет значительным, что потребует уменьшения скорости передачи и, соответственно, более медленную работу устройства в этом слоте.
Когда ждать PCIe 4.0 и перспективы
Финальная спецификация готова, остается дождаться выхода материнских плат и устройств, использующих новую версию интерфейса. Когда? После завершения работы над PCIe 3.0 в 2010-м году первые устройства начали появляться в 2011-м или 2012-м, и в данном случае понадобится примерно год, а то и больше, для разработки и тестирования новых компонентов.
Вряд ли мы увидим первые реальные образцы раньше 2018-го (скорее, к концу года) или даже в 2019-м. Так что беспокоиться о том, что планируемая в ближайшее время покупка того или иного компонента вдруг станет устаревшей, не стоит. Начнем с того, даже PCIe 3.0 еще долго будет более чем достаточен практически в любых условиях.
Проблема заключается в другом. Насколько велик шанс того, что мы вообще увидим компоненты, использующие PCIe 4.0? Дело в том, что, желая вернуться с 4-летнему интервалу смены поколений интерфейса, уже анонсирован PCIe 5.0, финальная спецификация которого обещается уже к 2019-му году.
Вполне может случиться так, что проектирование и завершение подготовки к производству компонентов для PCIe 4.0 совпадет по времени с появлением следующего поколения и, не успев толком закончиться, все работы по адаптации под новый интерфейс начнутся сначала. Это с точки зрения производителей.
А с точки зрения покупателей? Не возникнет ли тут «эффект Осборна», когда существующий на данный момент PCIe 3.0 вполне устраивает, а на подходе 5.0. Не лучше ли потерпеть годик и перепрыгнуть сразу на него, проапгрейдив свой компьютер или купив новый уже с гораздо более привлекательными характеристиками.
Ведь ожидать есть чего. Обещается очередное удвоение параметров. Скорость передачи данных составит уже 32 ГТ/с на каждую линию PCIe, суммарная пропускная способность слота с 16-ю линиями, используемого для видеокарты, составит 128 ГТ/с и т. п.
На данный момент версия спецификации интерфейса PCIe 5.0 имеет номер 0.3. Следующая версия будет 0.7, после чего последует финальная 1.0, которая и поступит к производителям.
Впрочем, некоторые компании уже заявляют о сроках выхода своих продуктов, использующих интерфейс версии 4.0. Так, Silicon Motion, Inc. объявила, что в 2018-м году начнет выпускать устройства с поддержкой 4.0. Компания AMD же заявила, что ориентируется на 2020-й год, когда начнется поддержка этой версии.
В общем, наличествует некоторая неразбериха во времени выхода спецификаций поколения интерфейса, а также сроков ожидания устройств, использующих 4.0 и 5.0. Возможно, в чем-то я оказался в своих рассуждениях не прав. Буду рад объективной критике и указанию на ошибки.
